近似存算一體電路與系統(tǒng)集成
報告時間：2023年3月27日16點(diǎn)
報告地點(diǎn)：中科院計算所1401
個人簡介：賈弘洋，博士，于2014年在清華大學(xué)微納電子學(xué)系獲得學(xué)士學(xué)位，并于2016年和2021年在美國普林斯頓大學(xué)電子與計算機(jī)工程系獲得碩士與博士學(xué)位。隨后在普林斯頓大學(xué)和英偉達(dá)研究院擔(dān)任博士后研究員，并于2022年8月加入清華大學(xué)電子工程系任助理教授。研究重點(diǎn)為新興計算技術(shù)及其與大規(guī)模集成電路和體系架構(gòu)的融合優(yōu)化，涵蓋近似計算、存算一體等方向。在ISSCC、JSSC、VLSI、Hot Chips等集成電路領(lǐng)域頂級會議與期刊上發(fā)表多篇論文。擔(dān)任ICCAD、JSSC等多個IEEE系列會議、期刊技術(shù)委員會委員和審稿人。
摘要：存算一體作為有望突破“存儲墻“限制的新興計算技術(shù)，可以大幅提升高維矩陣乘法的運(yùn)算效率。許多存算一體技術(shù)都應(yīng)用了近似計算的概念。然而，我們?nèi)绾尾拍苁沟么嫠阋惑w架構(gòu)在滿足計算精度和靈活性需求的同時，仍能在系統(tǒng)層面保持其能效與速度的提升？本報告將對存算一體架構(gòu)所面臨的可靠性、可重構(gòu)性和可擴(kuò)展性上的挑戰(zhàn)，基于從芯片到頂層軟件棧的跨層次協(xié)同設(shè)計與原型實現(xiàn)，進(jìn)行分析與討論。我們將介紹高信噪比SRAM混合信號存算一體電路和數(shù)字近似計算存算一體電路的抽象模型，并在此基礎(chǔ)上展示基于架構(gòu)與軟件映射協(xié)同優(yōu)化的可擴(kuò)展存算一體神經(jīng)網(wǎng)絡(luò)加速器。